设计一颗2nm芯片，至少要7。25亿美元

　　近日，Marvell高管在一场分析会上表示，随着制程工艺的演进，芯片的研发成本正在飙升。
　　如下图所示，在28nm的时候，设计一颗芯片的成本仅为4280万美元。在接下来的的22和16nm，芯片设计成本有稳步上升，但幅度还是可控。到了10nm一下，芯片成本则同步飙升。
　　如上图所示，到了7nm，芯片的设计成本达到了2。49亿美元，作为对比，16nm芯片的设计成本为为8980万。到了5nm，芯片设计成本又进一步飙升至4。49亿美元、3nm到了5。81亿美元，2nm将进一步增加到7。24亿美元。
　　在笔者看来，按照这个增长幅度，芯片设计成本突破10亿美元指日可待。
　　从Marvell分享的这个图我们可以看到，在芯片设计成本中，软件占了大头，紧随其后的是Verification、Validation、physicical、IPqualification、prototype和architecture。按照上头的展示，本来在28nm的时候，软件就是芯片设计的最巨大的成本，但这种情况在22nm和16nm的时候被扭转了。但进入到了10nm以后，这种情况重新出现。由此可以看到先进工艺给芯片设计产业带来的挑战。先进制程芯片成本为啥这么贵？
　　根据芯片的制造流程，可以分为主产业链和支撑产业链：主产业链包括芯片设计、制造和封测；支撑产业链包括IP、EDA、装备和材料等。其中，高昂的成本主要由人力与研发费用、流片费用、IP和EDA工具授权费等几部分组成。同时芯片制造环节涉及到的晶圆厂投资、晶圆制造以及相关设备成本也将会分摊到芯片整体成本之中。工艺制程越先进，成本更是随之提高。晶圆代工成本
　　根据CEST的模型，在5nm节点上构建的单个300mm晶圆的成本约为16988美元，在7nm节点上构建的类似晶圆成本为9346美元。可以看到，相同尺寸晶圆，5nm工艺节点相比7nm每片晶圆代工售价高7000多美元。
　　从中可以推断出，在3nm节点上构建的晶圆成本或将达到3万美元左右，晶圆代工成本将进一步提高。
　　另一组数据也对此进行了印证，成本价格在很大程度上取决于芯片制程和晶圆尺寸的不同。ICInsights提供的数据显示，每片0。5200mm晶圆代工收入（370美元）与20nm300mm晶圆的代工收入（6050美元）之间相差超过16倍。即使同样是在300mm晶圆尺寸下，20nm相比28nm工艺，成本相差也达到一倍。
　　2018年主要技术节点和晶圆尺寸的每片晶圆代工收入（图源：ICInsights）
　　可见，随着工艺节点的提升，晶圆代工成本随之大幅度提升。
　　此外，除了晶圆厂建设和代工费用，晶圆制造厂商的日常运营投入也不低（当然，此部分已经均摊到了代工成本里面）。
　　台积电企业社会责任报告书中的数据显示，2019年台积电全球能源消耗量达到143。3亿度，作为对比，2019年深圳市1343。88万常住人口的全年居民用电为146。64亿度。由此可见，台积电一年消耗的电量有多么巨大。
　　而且，精度越高的工艺，或精度越高的光刻设备，所需电量还会成正比增长。据台媒报道，以5nm为例，台积电5nm芯片大规模量产之际，公司单位产品用电量相比2019年上涨了17。9。掩膜（Mask）成本
　　掩膜版又称光罩、光掩膜等，是微电子制造过程中的图形转移工具或母版，其功能类似于传统照相机的底片，根据客户所需要的图形，通过光刻制版工艺，将微米级和纳米级的精细图案刻制于掩膜版基板上，是承载图形设计和工艺技术等内容的载体。
　　据IBS数据显示，在1614nm制程中，所用掩膜成本在500万美元左右，到7nm制程时，掩膜成本迅速升至1500万美元。
　　7nm制程中，掩膜成本大概为1500万美元（图源：IBS）
　　又从台积电（IEDM2019）了解到，从10nm到5nm，随着EUV光刻技术的应用，掩膜使用数量有所减少，5nm与10nm制程中掩膜使用数量相差不多。
　　不同制程中的Mask数量（图源：台积电）
　　但是，在掩膜数量基本持平的情况下，更先进的制程工艺使得掩膜总成本提升，能侧面反映出掩膜平均成本在不断升高。
　　再反映到芯片成本上，每片CPU的掩膜成本等于掩膜总成本总产量。如果总体产量小，芯片的成本会因为掩膜成本而较高；如果产量足够大，比如每年出货以亿计，掩膜成本被巨大的产量分摊，可以使每块CPU的掩膜成本大幅降低，使拥有更贵的制程工艺更大的产量属性的CPU，比便宜的制程工艺较小的产量的CPU成本更低。
　　可以预见，到3nm时，掩膜成本预计将会再度攀升，进一步增加芯片成本。EUV光刻机
　　光刻机作为芯片制造阶段最核心的设备之一，负责雕刻电路图案，其精度决定了制程的精度，其原理是把设计好的芯片图案印在掩膜上，接着用激光光束穿过印着图案的掩膜和光学镜片，将芯片图案曝光在带有光刻胶涂层的硅片上，最终将掩膜上的图案转移到芯片光刻胶涂层上。
　　随着工艺制程的发展，到7nm及更先进的技术节点时，需要波长更短的极紫外（EUV）光刻技术来实现更小的制程。荷兰ASML是全球唯一有能力制造EUV光刻机的厂商。
　　台积电在7nm时引入了EUV设备，但层数相对有限；6nm增加了EUV层并优化了PDK（工艺设计工具包）；5nm具有完全EUV能力。随着芯片面向3nm及更先进的工艺，芯片制造商将需要一种高数值孔径EUV（highNAEUV）的EUV光刻新技术。据ASML财报显示，他们正在研发采用highNA技术的下一代EUV光刻机，有更高的数值孔径、分辨率和覆盖能力，较当前的EUV光刻机将提高70。
　　但EUV光刻机的价格一直以来十分昂贵，2018年，中芯国际和ASML签订了订购协议，以1。2亿美元的价格订购了一台EUV光刻机。这一价格与PHOTRONICS披露的EUV光刻机价格基本吻合。
　　设备成本（图源：PHOTRONICS）
　　从ASML最新公布的2021年第二季度财报来看，截止2021年7月4日，ASML今年出货EUV光刻机16台，销售额达到24。561亿欧元，平均每台EUV光刻机价格高达1。535亿欧元。
　　ASML2021年Q2财报（图源：ASML）
　　再结合ASML历年（201820192020三年）财报数据，能够看到ASML的EUV光刻机单从1。045亿欧元到1。44亿欧元，价格逐年攀升。
　　ASML近三年财报（图源：ASML）
　　一台EUV光刻机售价超过1亿美元，而且还相当不好买。ASML每推出一代EUV光刻机，新设备的生产能力在稳步提升，但价格自然更高。据披露，ASML第二代EUV光刻机将会是NXE：5000系列，进一步提高光刻精度，原计划2023年问世，现推迟到20252026年，而价格预计将突破3亿美元。
　　当然，除了价格最贵的EUV光刻机之外，沉积、刻蚀、清洗、封装等环节所采用的设备和材料也价格不菲，且成本都在随着工艺制程向前发展不断提高。研发人力成本
　　先进制程不仅需要巨额的建设成本，高昂的研发和人力费用也提高了设计企业的门槛。
　　芯片设计包含电路设计、版图设计和光罩制作等，需要考虑多方面因素和知识结构。以大家较为熟悉的5GSoC为例，行业厂商能够集成自研的独立AI处理单元APU，多模通讯基带、相机ISP、各种控制开关、微核等多个自研模块。这部分成本很难具体估算，属于长期的研发成果，但投入力度从人力成本中可见一斑。
　　人力成本是研发成本的重要部分，项目开发效率和质量与工程师数量和水平相关，国内资深芯片设计工程师年薪一般在50100万元之间。据了解，赛灵思在研发代号Everest的7nm工艺的FPGA芯片时提到，费时4年，动用了1500名工程师才开发成功，项目耗资超过10亿美元。FPGA芯片已经如此，更复杂的高端CPU、GPU芯片所需要的投资更是巨额数字，英伟达开发Xavier动用了2000个工程师，开发费用已达20亿美金。
　　芯片的开发成本取决于芯片尺寸、芯片类型等，有业内人士表示，最昂贵的设计（例如某些高端CPU）比IBS提供的数据要高，但其他设计（例如某些ASIC）则要比IBS数据低得多。综合来看，随着芯片设计种类和形态千差万别，且正在不断发生变化，难以预测其具体成本。
　　另一方面，晶体管架构转向GAA，也在增加芯片成本。
　　当前随着深宽比不断拉高，FinFET逼近物理极限，为了制造出密度更高的芯片，环绕式栅极晶体管（GAAFET）成为新的技术选择。因此，晶体管结构从FinFET走向GAA，成为摩尔定律续命的关键。
　　三星、台积电、英特尔均引入GAA技术的研究，其中三星已经先一步将GAA用于3nm芯片设计。然而GAA当下还面临包括np不平衡、底部板的有效性、内部间隔、栅极长度控制和器件覆盖等在内的各种挑战。
　　在科技变革的过程中，新的技术需要更多时间来开发，在各环节需要新的技术和设备，这一切都在加大芯片开发的成本。
　　EDA成本
　　EDA涵盖了集成电路设计、验证和仿真等所有流程，芯片的用途、规格、特性、制成工艺几乎全都在这个阶段完成。利用EDA工具可设计得到极其复杂的电路图，从而制造出功能强大的芯片。
　　根据ESDAlliance数据显示，2020年EDA全球市场规模114。67亿美元，相对于几千亿美元的芯片市场来说占比较小，但EDA对芯片设计的效率和成本都起着至关重要的作用。
　　EDA是一个市场规模虽然小但技术流程很长的产业，需要种类繁多的软硬件工具相互配合从而形成工具链，以EDA巨头Synopsys为例，其完整覆盖芯片全设计流程的工具链号称有500多种。从Synopsys和Cadence的财报来看，2020年营收分别为36。9、26。8亿美元，两家公司每年花费在研发上的投入达到35以上，Synopsys的研发费用更是达到惊人的十亿美金级别，EDA软件的研发成本正在加速提升。
　　2021年Q2财报（图源：Synopsys）
　　根据Synopsys最新财报来数据，2021年第二季度营收10。243亿美元，半导体和系统设计，包括EDA工具、IP产品、系统集成解决方案和相关服务；软件完整性，包括用于软件开发的安全和质量解决方案等。EDA营收达到5。876亿美元，占比在57左右。
　　Synopsys财报数据（图源：Synopsys）
　　据网上数据，20人的研发团队设计一款芯片所需要的EDA工具采购费用在100万美元年（包括EDA和LPDDR等IP购买成本）。从EDA的行业属性及高昂的研发投入能够预测，待到3nm制程时，EDA工具授权费自然更是不菲。IP授权成本
　　半导体IP是指在集成电路设计中那些已验证、可复用、具有某种确定功能和自主知识产权功能的设计模块，芯片公司可以通过购买IP实现某个特定功能（例如ARM的Cortex系列CPU、Mali系列GPUIP授权等，其他小的模块也要购买，如音视频编解码器、DSP、NPU。。。等），这种类似搭积木的开发模式可大大缩短芯片的开发周期，在降低芯片设计难度的同时提高性能和可靠性。
　　芯片设计主要由于芯片核心的底层架构（知识产权和技术壁垒）被掌握在少数厂商手中，专利费可能达到设计成本的50以上。据了解，ARM在过去通常要求客户选择一种特定的芯片设计方案，并预先为其支付授权许可费。这种模式一般都需要厂商一次性花费数百万美元才能被允许使用（具体金额取决于所授权技术的复杂程度，通常在100万美元到1000万美元之间），同时在芯片投产之后再以芯片最终售价的13向IP厂商支付版税。
　　另一方面，根据Synopsys和Cadence业绩数据，Synopsys公司IP和系统集成部份营收占比从2017年的28提升至2020年的33，达到1202。6万美元；Cadence公司IP部分占比从2016年的11提升至2020年的14。
　　20172020年Synops20172020年Synopsys营收拆分（单位：百万美元）
　　可见，IP作为技术含量最高的价值节点，随着芯片制程越来越先进，芯片价格的提升，IP研发难度和授权费用也将随之升高。
　　本文转载自【半导体行业观察】